⑪特許出願公表

⑫ 公 表 特 許 公 報 (A)

平1-500634

母公表 平成1年(1989)3月1日

@Int_Cl_4

識別記号

广内黎理番号

審査請求有

部門(区分) 7(3)

H 04 L 11/20

Z - 7830 - 5K

予備審査請求 未請求

(全27頁)

❸発明の名称 自己ルーチング交換システム

> ②特 願 昭63-501505

992出 願 昭63(1988)2月5日

❷翻訳文提出日 昭63(1988)10月6日

匈国際公開番号 WO88/05982

國国際公開日 昭63(1988)8月11日

愛昭62(1987)2月6日39日本(JP)30特願 昭62-26164 侵先権主張

79発 明 者 初度野 — 雄 東京都町田市成瀬2731番1号 ウインディアN5 11号室

69発 明 者 孝 三 村 上

神奈川県横浜市緑区すすき野2丁目4番9-203号

砂発 明 者 阿部 俊 二

神奈川県横浜市港南区上大岡西1-10-9 ニューパースト大岡60

野 男 70発 明 者 哲 西 砂発 明 者 福井 敏 正 神奈川県川崎市中原区新城中町8-13 矢嶋マンション303

神奈川県川崎市中原区木月住吉町1885-3 木月住吉団地3-32

神奈川県川崎市中原区上小田中1015番地

⑪出 願 人 富士通株式会社 ⑫代 理 人 弁理士 青木 朗 外3名

创指 定 国

AT(広域特許), BE(広域特許), CH(広域特許), DE(広域特許), FR(広域特許), GB(広域特許), IT

(広域特許), JP, LU(広域特許), NL(広域特許), SE(広域特許), US

最終頁に続く

請求の範囲

1. 複数の入線から入力される各伝送情報および識別情報 の対のうちの該識別情報を監視して、該入線から該識別情報 により指定された、前記入線に対応する出線に至るまでのパ スを設定するための制御情報を生成して前記伝送情報に付加 するルート設定手段と、

前記複数の入線および出線の間に、1つの入線から1つの 出線に至るまでのパスが複数形成されるようなマルチパスの 通話路であって、かつ、前記制御情報を監視して、当該伝送 情報を当該入線から出線に導くためのバスを、前記複数のパ スの中から選択して設定し、該伝送情報を自律的に当該出線 から送出せしめるための自己ルーチング通話路とから構成さ れる自己ルーチング交換システム。

2. 前記ルート設定手段は、呼処理部および各前記入線対 応で設けられた前記制御情報の付加回路を有してなり、

呼設定フェーズにおいて、該呼処理部は、前記伝送情報の 送出元から、該伝送情報の転送先を示す前記識別情報が通知 されて、予め定めた該識別情報と前記制御情報との対応関係 を記録するテーブルを参照し、

転送フェーズにおいて、その通知された識別情報に対応す る前記制御情報を前記テーブルより読み出して、前記付加回 路にて、前記伝送情報に付加し、該制御情報に従って、該伝 送情報を前記自己ルーチング通話路内でスイッチし、目的と する出線へ自律的に導く請求の範囲第1項記載の自己ルーチ ング交換システム。

3. 前記自己ルーチング通話路が、少なくとも1つの基本 スイッチングユニットからなり、該基本スイッチングユニッ トは、前記入線側から前記出線側に向かって多段リンク接続 される、入力段自己ルーチングスイッチモジュールと、中間 段自己ルーチングスイッチモジュールと、出力段自己ルーチ ングスイッチモジュールとからなる請求の範囲第2項に記載 の自己ルーチング交換システム。

4. 前記入力段自己ルーチングスイッチモジュールはN/ n個の自己ルーチングスイッチモジュールからなり、かつ、 各該自己ルーチングスイッチモジュールはn個の入力端とm

前記中間段自己ルーチングスイッチモジュールはm個の自 己ルーチングスイッチモジュールからなり、かつ、各該自己 ルーチングスイッチモジュールは、N/n個の入力端と、N / n 個の出力端を備え、

前記出力段自己ルーチングスイッチモジュールはN/n個 の自己ルーチングスイッチモジュールからなり、かつ、各該 自己ルーチングスイッチモジュールはm個の入力端とn個の 出力端を備えてなり、

N本の前記入線とN本の前記出線との間に、多段リンク接 統された前記入力段、中間段および出力段自己ルーチングス イッチモジュールを挿入する請求の範囲第3項に記載の自己 ルーチング交換システム。

5. 前記中間段自己ルーチングスイッチモジュールを、別

の多段リンク接続された入力段、中間段および出力段スイッチモジュールで置換する請求の範囲第3項記載の自己ルーチング交換システム。

6. 前記自己ルーチングスイッチモジュールはそれぞれ、 複数の入力端および複数の出力端を備えると共に、各該入力 端毎に設けられる同一の回路群とからなり、該回路群は:

前記制御情報を検出するための検出回路と;検出された該制御情報をデコードするデコーダ回路と;該デコーダ回路の出力によって定められた1つの出力ラインから入力情報を送出するデマルチプレクサと;該デマルチプレクサの入力として印加すべき前記伝送情報に所定の遅延を加える遅延回路と;該デマルチプレクサに接続する複数の前記出力ラインの各々に接続するパッファメモリと;該バッファメモリからのリクエスト信号又は割込みに応じて、当該バッファメモリ内の情報を選択して前記出力端に送出するセレクタとからなる請求の範囲第3項記載の自己ルーチング交換システム。

7. 前記バッファメモリがファーストインファーストアウト (FIFO)メモリである請求の範囲第6項記載の自己ルーチング交換システム。

8. 入力端数が p、出力端数が q (p < q) なる自己ルーチングスイッチモジュールを、前記入線対応に複数個備えて入力段自己ルーチングスイッチモジュールとなし、

入力端数が q 、出力端数が p なる自己ルーチングスイッチ モジュールを複数個有し、各前記入力段自己ルーチングスイ ッチモジュールとリンク接続する中間段自己ルーチングスイ ッチモジュールとなし、

入力端数が q、出力端数が p なる自己ルーチングスイッチ モジュールを複数個有し、各前記中間段自己ルーチングスイ ッチモジュールとリンク接続する出力段自己ルーチングスイ ッチモジュールとなし、

前記入力段自己ルーチングスイッチモジュールの各々の出力端のうち(q-p)個が空き端をなし、

前記中間段自己ルーチングスイッチモジュールの各々の入力端のうち(q~p)個が空き端をなし、

前記出力段自己ルーチングスイッチモジュールの各々の入力端のうち(q-p)個が空き端をなす請求の範囲第3項記載の自己ルーチング交換システム。

9. 前記入線数および前記出線数が増大したとき、前記入力段、中間段および出力段自己ルーチングスイッチモジュールのそれぞれを構成する自己ルーチングスイッチモジュールの数を増大すると共に、

前記入力段および中間段自己ルーチングスイッチモジュール間の前記の(q-p)個の空き出力端および(q-p)個の空き入力端も含めて、全ての出力端および入力端を相互にリンク接続し、

前記中間段および出力段自己ルーチングスイッチモジュール間の出力端および入力端が、前記の(q-p)個の空き入力端も含めて、相互に全てリンク接続し、このため該中間段自己ルーチングスイッチモジュールの各出力端は少なくとも2つの分岐ラインを形成して該出力段自己ルーチングスイッ

チモジュールの各々の入力端に接続される請求の範囲第8項記載の自己ルーチング交換システム。

10. 前記自己ルーチングスイッチモジュールの群のうちの 1 つがオプションサービスモジュールとして機能し、前記制 御情報にオプションサービス要求を含ませることにより、当 該入線からの入力情報に対してオプションサービスを加えて前記出線に送出する請求の範囲第 3 項記載の自己ルーチング 交換システム。

11. 前記オプションサービスモジェールが、前記中間段自己ルーチングスイッチモジュールの群の中の1つと入れ替えて設けられる請求の範囲第10項記載の自己ルーチング交換システム。

12. 前記オプションサービスが、入力情報のエラー制御である請求の範囲第11項記載の自己ルーチング交換システム。

13. 前記入力段自己ルーチングスイッチモジュールの各々の出力端群の1つをそれぞれ取り出して前記オプションサービスモジュールの各入力端に接続し、前記出力段自己ルーチングスイッチモジュールの各々の入力端群の1つを取り出して該オプションサービスモジュールの各出力端に接続する請求の範囲第11項記載の自己ルーチング交換システム。

14. 前記オプションサービスモジュールの各入力端にバッファメモリを設け、該バッファメモリ内の情報を入力としてオプションサービスを実行する、プロセッサおよびオプションサービス部と、オプションサービスを受けた情報を所定の出力段自己ルーチングスイッチモジュールに送出するセレク

タとからなる請求の範囲第11項記載の自己ルーチング交換 システム。

15. 前記入力情報にエラーが含められているとき、前記制御情報を更新して、当該送信元より入力情報の再送を行う請求の範囲第12項記載の自己ルーチング交換システム。

16. 各前記自己ルーチングスイッチモジュールは、前記呼処理部による制御のもとに、優先処理することが可能である請求の範囲第3項記載の自己ルーチング交換システム。

17. 前記優先処理が、前記伝送情報の属性に応じて定められ、前記各段の自己ルーチングスイッチモジュール内に、音声、映像等の即時性が要求される伝送情報が入力されたとき、他の即時性が要求されない伝送情報よりも時間的に早く、出力段に送出される請求の範囲第16項記載の自己ルーチング交換システム。

18. 前記優先処理が、前記各段の自己ルーチングスイッチモジュール内のバッファメモリに入力情報がストアされ、かつ、該バッファメモリが該入力情報によって過負荷状態になったとき、開始され、負荷状態の軽い自己ルーチングスイッチモジュールを優先的に経由して前記パスを設定する請求の範囲第16項記載の自己ルーチング交換システム。

19. 前記呼処理部が、前記呼設定フェーズにおいて、伝送情報の属性を検出し、優先処理を行うように予め割り付けられた自己ルーチングスイッチモジュールを経由するような前記制御情報が生成される請求の範囲第17項記載の自己ルーチング交換システム。

20. 各前記パッファメモリは、該バッファメモリが一定値以上、前記入力情報を格納したときに過負荷信号を出力し、該過負荷信号を前記呼処理部に通知する請求の範囲第18項記載の自己ルーチング交換システム。

21. 前記自己ルーチング通話路が、

各前記入線からの前記伝送情報および前記制御情報からなる入力情報を時間的に直列な形式に変換する変換手段と、

該変換手段から順次に送出される伝送情報を順次に格納する伝送情報記憶手段と、

該伝送情報記憶手段をアクセスするアドレスを格納して伝送情報記憶手段に、前記制御情報を書込みアドレスとして順次に与える書込みアドレス記憶手段と、

複数の出線対応にそれぞれ設けられた複数の読出しアドレス記憶手段と、

前記書込みアドレス記憶手段から送出される、前記伝送情報記憶手段のアドレスに格納される制御情報で指定される出線に対応する前記読出しアドレス記憶手段に読出しアドレスを格納するアドレス分配手段と、

複数の前記読出しアドレス記憶手段を順次に選択して、その格納アドレスを伝送情報記憶手段に、読出しアドレスとして与えるとともに前記書込みアドレス記憶手段に格納するアドレス景切手段と、

該アドレス選択手段のアドレス選択によって前記伝送情報 記憶手段から順次に読み出される伝送情報を、選択された該 誘出しアドレス記憶手段に対応する出線に分配する分配手段 とからなる請求の範囲第2項記載の自己ルーチング交換システム。

22. 前記伝送情報記憶手段がランダムアクセスメモリ (RAM) からなり、各前記読出しアドレス記憶手段がファーストインファーストアウト(FIFO)メモリからなり、前記書 込みアドレス記憶手段は前記読出しアドレスを順次ストアするFIFOメモリからなる請求の範囲第21項記載の自己ルーチング交換システム。

23. 前記自己ルーチング通話路が、

各前記入線からの前記伝送情報および前記制御情報からなる入力情報を記憶し、かつ前記入線の伝送速度のN+1倍(Nは該入線の数)で動作する記憶手段と、

前記制御情報をもとに、該記憶手段への書込みおよび読出 しを制御し、かつ、前記N+1倍の速度によって形成された N+1個のフェーズのうち、1つのフェーズでその書込み制 御を実行し、残りのNフェーズの間にその読出し制御を実行 する制御手段と、

各前記出線対応に設けられて前記記憶手段からの統出し情報をそれぞれ一時的に保持し、かつ、対応する前記制御手段の制御のもとに、保持した情報を放出するラッチ群とからなる請求の範囲第2項記載の自己ルーチング交換システム。

24. 前記記憶手段および前記制御手段の前段に設けられ、 前記入力情報のうちの前記制御情報を検出して該制御手段に 入力する検出手段を有する請求の範囲第23項記載の自己ル ーチング交換システム。

25. 前記自己ルーチング通話路が、

各前記出線対応に設けられ、かつ、前記入線の伝送速度の N+1倍(Nは該出線の数)で動作する記憶手段と、

各前記入線対応に設けられ、前記入線からの伝送情報および前記制御情報からなる入力情報を前記N+1倍の速度に変換する速度変換手段と、

各該速度変換手段からの出力を、前記記憶手段の所定の1つに振り分けるセレクタと。

前記速度変換手段、セレクタおよび前記記憶手段を制御して、前記N+1倍の速度によって形成されたN+1個のフェーズのうち、Nフェーズの間に前記記憶手段に入力情報の書込みを行い、残りの1つのフェーズで前記出線への銃出しを行う制御手段とからなる請求の範囲第2項記載の自己ルーチング交換システム。

26. 前記記憶手段および前記制御手段の前段に設けられ、前記入力情報のうちの前記制御情報を検出して該制御手段に入力する検出手段を有する請求の範囲第25項記載の自己ルーチング交換システム。

27. 各前記記憶手段はファーストインファーストアウト (F1FO)メモリからなり、その出力はフリップフロップを介して対応する前記出線へ送出され、該フリップフロップは対応する前記制御手段により、適宜のタイミングで駆動される請求の範囲第26項記載の自己ルーチング交換システム。

28. 前記自己ルーチング通話路が、

各前記入線対応に設けられ、該入線からの伝送情報および

前記制御情報からなる入力情報を記憶する蓄積回路と、

各該蓄積回路内の前記制御情報をアドレス入力として、前記蓄積回路のうちのいずれか1つに入力情報送出許可信号を 与えると共に制御信号を出力する記憶回路と、

前記入力情報送出許可信号によって送出された前記入力情報を、前記記憶回路からの前記制御信号によって指定された 1 つの前記出線に出力する切換回路とからなる請求の範囲第 2 項記載の自己ルーチング交換システム。

29. 前記書積回路内には、前記入力情報および該入力情報 の中の前記制御情報をそれぞれストアするバッファを備え、

前記切換回路は、各前記パッファからの入力情報を受信して、対応する出線に出力するマトリクススイッチからなり、

前記記憶回路は、各前記バッファからの制御情報をまとめてアドレス入力となし、前記蓄積回路の1つに与える前記入力情報送出許可信号と、前記マトリクススイッチを選択して、目的とする出線に入力情報を送出するためのクロスポイント制御信号の対を出力するアービトレーションメモリからなる請求の範囲第28項記載の自己ルーチング交換システム。

明 紐 書

自己ルーチング交換システム

技術分野

本発明は、N本(Nは自然数。以下同じ。)の入線とNあるいはM本の出線とをもち、高速パケット交換や非同期転送モード交換などに用いて好適なN×NあるいはN×Mの自己ルーチング交換システムに関する。

電話交換(回線交換)では、一旦通話路が設定されるとその呼の通話終了まで該通話路は保持される。多重伝送の場合は各呼(チャネル)が高速に切換えられるが、各呼のフレーム上の位置は一定であるから、単純な逐次切換えでよい。これに対してパケット交換では各パケットはそれぞれ行先を持っており、時系列で見た各パケットの行先はバラバラであから、上記の2方法は採用できず、一旦プロセッサがそのメモリに取込み、出線へ分配するという方法(メモリ交換)がとられている。しかしこのメモリ交換は時間を要するので、高速交換が要求される場合は適当でない。

自己ルーチング通話路は、特に高速パケット交換や非同期 転送モード交換のように、パケット毎、又はセル(非同期転 送モードブロック)毎に異なる出線へ高速にスイッチングす る場合にそして通話路を外部から集中的にソフトウェアで制 御することが、高速な呼処理にとって望ましくない場合に、 好適である。

線して 8 × 8 Banyan を構成し、同様にして 8 × 8 Banyan を 2 個並べ、出側に 2 × 2 単位スイッチを 4 × 2 個並べ、図示のように結線して16 × 16 Banyan にする。32 × 32 Banyan なども同様にして構成できる。一般に N × N Banyan であれば 2 × 2 単位スイッチを logz N 段 経 接 続して、伝送情報を目的とする出線へ送出することができる。なお単位スイッチでは、輻輳回避のため出端子は入端子の 2 倍の動作速度を持つ。

上述したように Banyan typeの自己ルーチング通話路は2分法の原理に基づいて構成されるため、規模拡張は、N×Nのスイッチ2個と2×2のスイッチN個を組合わせて2N×2Nスイッチを作るという要領で行われ、増設単位が2倍単位でモジュール構成が取りにくく、結線も出線側を全て張り直す必要があるという問題があり、自己ルーチング交換システムに組み込まれる通話路としては、実用上不便である。

発明の開示

本発明はかゝる点を改善し、スイッチモジュールを付け足して行くだけで増設でき、増設前の結線を直す必要もなく、小容量から大容量まで容易に変更できる自己ルーチング交換システムを提供することを目的とするものである。

上記目的を達成するために、本発明は上記 Banyan typeの 自己ルーチング通話路を改良した多ルートを備えた自己ルー チング通話路により、自己ルーチング交換システムを構築す るものである。

背景技術

Banyan typeの自己ルーチング(self routing)通話路が既に提案されている(例えば、Zurich seminer in 1985, D4.1, R.W.Muise et al (AT & I Bell Laboratory) "experiments in wideband packet technology" P.135 to P.139)。

第2図は第1図の通話路の規模を拡大する場合の構成を示す図であり、上記の Banyan typeの自己ルーチング通話路では、入/出線数を増加するには、例えば16×16 Banyan にするには、第2図の如くする。即ち4×4 Banyan を2個並べ、その出側に2×2単位スイッチを4個並べ、図示のように結

図面の簡単な説明

以下、添付図面を参照しながら、実施例を通して本発明を説明する。

第1図は従来例である Banyan typeの自己ルーチング通話 路を表す回路図、

第2図は第1図の通話路の規模を拡大する場合の構成を示す図、

第3図は本発明に係る自己ルーチング交換システムにおける通話路の第1実施例を示す構成図、

第4図は入線側に現れる情報のフォーマットの第1例を示す図、

第5図は入線側に現れる情報のフォーマットの第2例を示す図、

第6図は第3図に示す第1実施例に係る通話路の具体例を示す図、

第7図は自己ルーチングスイッチモジュール (SRM) の 具体例を示す回路図。

第8A図は本発明に係る自己ルーチング交換システムの概要を示すブロック図、

第8B図はパケット交換網を示す図、

第9図は本発明に係る自己ルーチング交換システムの構成 例を示す図、

第10図はルート設定手段の出力に現れる情報のフォーマットの第1例を示す図、

第11図はルート設定手段の出力に現れる情報のフォーマ

ットの第2例を示す図、

第12図はルート設定手段の具体例を示す回路図、

第13図は制御情報を具体的に表した図、

第14図は本発明に基づいて規模拡張された自己ルーチング通話路を示す結線図、

第15図は規模拡張前における、本発明に係る4×4の自 己ルーチング通話路の一例を示す結線図、

第16図は第15図における2×4の自己ルーチングスイッチモジュールの一構成例を示す回路図、

第17図は第15図における4×2の自己ルーチングスイッチモジュールの一構成例を示す回路図、

第18図は第15図の自己ルーチング通話路を規模拡張した後の自己ルーチング通話路を示す結線図、

第19図は特定のサービスをオプション機能として提供できる自己ルーチング交換システムの概念図、

第20図は第19図のオプションサービスモジュールの部分を特に詳細に示した自己ルーチング交換システムの回路図、

第21図は第19図においてエラーを検出したときの入力 情報の流れを示す信号フローチャート、

第22図は第19図においてエラーを検出しなかったときの入力情報の流れを示す信号フローチャート、

第23図は第21図および第22図の動作を示すフローチャート。

第24図はエラー制御のプロトコル構成例を示す図、

第25図は第20図の中のセレクタ制御回路の一具体例を

第38図は自己ルーチングスイッチモジュールの第5実施例の原理プロック図、

第39図は第38図の第5実施例を実現する具体例を示す 同路図である。

発明の実施態様

第3図は本発明に係る自己ルーチング交換システムにおける通話路の第1実施例を示す構成図である。この第1実施例の自己ルーチング通話路30は1または複数の基本スイッチングユニットからなる。本図では1つの基本スイッチングユニットからなる通話路30を示す。この基本スイッチングユニットは、入力段自己ルーチングスイッチモジュール(SRM)31と、中間段自己ルーチングスイッチモジュール(SRM)32と、出力段自己ルーチングスイッチモジュール(SRM)33とから構成される。かくして本発明ではSRMijを図示のように多段リンク接続する。

Banyan typeでも単位スイッチ $S_{1,2}$ は多段接続されるが、これは多段リンク接続ではない。入線、出線間に形成されるパスは1つだけで、例えば第1図の $S_{1,1}$ で入った伝送情報が出線 111番へ出るべきなら、 $S_{1,1}$ → $S_{2,2}$ → $S_{2,4}$ のルート1つしかなく、 $S_{1,1}$ → $S_{2,1}$ → $S_{2,4}$ の如き他のルートは存在しない。この点、本発明の多段リンク接続では、 $SRM_{1,1}$ → $SRM_{2,1}$ の他に $SRM_{1,1}$ → $S_{2,4}$ → $SRM_{2,1}$ の如き他のパスがある。

入線N本に対し、入力段SRM11 のスイッチ SRM₁₁~SRM_{1N/n}は各々、入力端数はn、出力端数はm、個数はN/nとし、

示す回路図、

第26図は優先処理をすることができる自己ルーチング交換システムの概念図、

第27図は優先処理を行うための自己ルーチングスイッチ モジュールの具体例を示す回路図。

第28図は優先処理を行うためのセレクタ制御回路の一回 路棚を示す図。

第29図は自己ルーチングスイッチモジュールの第2実施 例の原理プロック図、

第30図は第29図の第2実施例を実現する具体例を示す 回路図、

第31図は自己ルーチングスイッチモジュールの第3実施 例の原理プロック図、

第32図は第31図の要部に現れる信号波形を示すタイム チャート、

第33図は第31図の第3実施例を実現する具体例を示す 回路図。

第34図は第33図の要部に現れる信号波形を示すタイム チャート、

第35図は自己ルーチングスイッチモジュールの第4実施例の原理プロック図、

第36図は第35図の要部の信号波形を示すタイムチャー

第37図は第35図の第4実施例を実現する具体例を示す 同路図、

中間段SRM12 のモジュール $SRM_{21} \sim SRM_{2n}$ は各々、入力端数をN/n、出力端数をN/n、個数をmとし、出力段SRM のモジュール $SRM_{21} \sim SRM_{2n} \times$ は各々、入力端数をm、出力端数をn、個数をN/nとする。 L_{ij} は1次リンク、 M_{ij} は2次リンクである。

入力段モジュール(31) SRM11~SRM1N/a の入力端は入線に接続し、出力端は中間段SRM12 の各モジュールの入力端へ接続し、SRM11のm個の出力端はm個の中間段SRMのモジュール SRM21~SRM2a の各入力端の1つへ接続する。SRM1N/a 等も同様に、接続し、中間段のモジュールの各N/n個の出力端も出線側のN/n個のモジュール SRM31~SRM3N/a の各m個の入力端の1つに接続する。

段スイッチモジュールを少なく設置しておくとよい。

第4図は自己ルーチングスイッチパスの入線側に現れる情報のフォーマットの第1例を示す図、第5図は自己ルーチングスイッチパスの入線側に現れる情報のフォーマットの第2例を示す図である。

入線に入ってくるパケットあるいはセルには第4,5 図に示すようにルーチングヘッダからなる制御情報(C・INF) RH1, RH2, ……RH。を持たせておく。これは第4図のように伝送情報(T・INF)と直列でもよく、第5 図のように並列でもよい。後者の場合は勿論制御情報専用線が必要である。制御情報RH1, RH2, ……は第1次リンクの番号すなわち第1段のスイッチモジュールの出力端番号を示すもので、各スイッチモジュールはこの番号を見て伝送情報を該当リンクすなわち、指定の出力端へ案内する。

この自己ルーチング通話路10では、中間段スイッチモジュール SRMzi を所要数(m個)設け、入力および出力段スイッチモジュールは設置可能数(N/n個)より少なく設置しておくと、増設に当たっては単に入力および出力段スイッチモジュールを追加し、該入力、出力段スイッチモジュールに対する結線を行えばよく、このとき既設のスイッチモジュールとその配線に対しては何ら変更を加える必要がない。

またこの自己ルーチング通話路10では入線および出線間 のパスのルートの種類が複雑であり、 Banyan typeのように 1つしかルートがないのに比して、トラフィックの輻輳時の

~SRMz: へ分散させる事ができ、さらに SRMz:にトラフィックが集中していて遅れが出るような場合には SRMz:又はSRMz: 経由のパスに変更すればよく、遅れを少なくすることができる。

第7図は自己ルーチングスイッチモジュール(SRM)の 具体例を示す回路図であり、3×3構成のSRMを例にとっ て示す。 I: は制御情報検出回路、D: は伝送情報遅延回路、 DM: はデマルチプレクサ、DEC:は制御情報デコード回路、 FM:」はバッファメモリ、例えばFirst-IN First-Out(FIFO) メモリ、SEL:はセレクタ、SC: はFIFOのメモリFM:」のリ クエスト信号R:」を受けてセレクタSEL:の制御を行うセレク タ制御回路である。

入力端#1~#3(i)に入る信号は前述の伝送情報+制御情報(T.INF+C.INF)の形をしており、検出回路Iiはこの制御情報を抽出してデコード回路DECiへ送る。制御情報をは、自己ルーチング通話路10が3段構成であれば1段(人力及)目用ルーチングへッグRHI、2段(中間段)目用RH2、3段(出力段)目用RH3の3種あるから、検出回路Iiは同路の目のであるかにより、該当する制御情報RHを抽出する。ののでは入力された制御情報が出力端jを示すものであれば、デマルチプレクサDMiを操作して当該FIFOメモリドMiiに伝送情報を送る。例えば入力端#1の情報が出力端#2を示すものであれば、DECiはDMIを操作して分類#1の情報をFMIIに入力する。セレクタ制御回路

処理に大きな利点を有する。即ち、パケット交換あるいはセル交換では、特にデータの伝送を行うとき、データ発生量は時間的に大幅に変わることが多く、このため単一のパスでは伝送遅延が大幅に変動する。しかし本発明のように複数パスがあれば、負荷を分散させることが可能であり、さらに、輻輳時に他のルートをとらせることができ、伝送遅延を少なくすることができる。

第6図は第3図に示す第1実施例に係る通話路の具体例を示す図であり、 $N \ge 9$, n=m=3 とした場合の例を示す。 3×3 の SRM_{12} は入力段、中間段、出力段に各3個あり、1次リンクし、1, L_{12} , L_{13} は入力段スイッチモジュール SRM_{21} $\sim SRM_{22}$ の名1番目最上段の入力端へ接続し、1次リンク L_{21} $\sim L_{22}$, L_{21} $\sim L_{22}$ もこれに準ずる。 2 次リンク M_{11} $\sim M_{12}$ は、中間段スイッチモジュール SRM_{21} $\sim SRM_{22}$ の名1番目の入力端へ接続し、2次リンク M_{21} $\sim M_{21}$ $\sim M_{21}$ $\sim M_{21}$ $\sim M_{21}$ $\sim M_{21}$ $\sim M_{21}$ $\sim M_{22}$ $\sim M_{21}$ $\sim M_{21}$ $\sim M_{22}$ $\sim M_{21}$ $\sim M_{22}$ $\sim M_{21}$ $\sim M_{22}$ $\sim M_{21}$ $\sim M_{22}$ $\sim M_{22$

この自己ルーチング通話路では最初にSRM11, SRM21~SRM21、SRM31、を設置しておくと、 SRM12とSRM32, SRM13とSRM39 の 設置は既設部分を何ら変更することなく、単に L21~L217、L31~L33及び M21~M23、M31~M32を図示の如く結線するだけで行うことができる。

また例えば入線#9を出線#3へ導くパスは SRM13→SRM21 → SRM31, SRM13→ SRM22→ SRM31, SRM13→ SRM23→SRM31 の3パスがあり、 SRM13と SRM21間のトラフィックを SRM21

はFIFOメモリFM:1~FM:1に伝送情報が入ると、セレクタSEL; を操作して該伝送情報を出力端#1へ送出する。他も同様である。

セレクタ制御回路SC。は、例えばFIFOメモリFMiiからのリクエスト信号Riiを常時走査しており、リクエスト信号Riiが検出されると、当該FIFOメモリFMの内容をセレクタSELiを通して出力させるように動作する。あるいはRiiは割込み入力としてSC。に入力し、割込みが入るとSC。は当該FIFOメモリFMの内容をセレクタSLを通して出力させる。

F1F0メモリFMに複数パケットあるいはセル分の容量を持たせておくと、バッファ機能が得られ、一時的に伝送デークが増大するような場合にも充分対応できる。

自己ルーチングスイッチモジュール SRM:は入力端3個、出力端3個に限らず、一般的には入力端 n個、出力端m個、こゝでn>m,n=m、またはn<mであってよい。n>mのときは同じ出力端を共用する複数の入力端が発生するが、伝送量が小さい呼(チャネル)ならこれで充分処理できる。n<mのときは1つの入力を2つの出力に分けて出すことが可能で、入側高速、出側低速という場合に対応できる。勿論過剰分は遊びとしてもよい。

同様の理由で、第6図も、3×3自己ルーチングスイッチモジュールを使用するからと言って中間段スイッチモジュール SRMzz に3個、とは限らず、2個でも4個でもよい。また段数は3段に限らず、例えば第6図あるいは第3図全体を中間段とし、これに入力段、出力段スイッチモジュー

ルを付加して総計5段構成とし、更に同様な手法で7段構成 にしてもよい。但し一般的には3段が適当である。

制御情報 C・INF は Banyan typeなどで行われているように、入力側で当該呼(パケット又はセル)に直列に又は並列に付加する。発呼時に、呼処理により、ある呼に対する制御情報を決定したら、その呼のVCN(Virtual channel number)と該制御情報をテープルに登録しておき、入力してくる該呼に対しては該テープルを参照して該制御情報を付加する。制御情報は、この多段リンク構成のスイッチモジュール群を通って行く間必要であるから付加されているが、出線に出れば不必要であるから除かれる。

以上説明したように第3図~第7図の構成によれば、既設 配線の変更なしに入、出線数の増減が可能であり、その増減 量は2の倍数に限ることなく、スイッチモジュールの入、出 力皓の数を単位として増減することができる。

中間段スイッチモジュールは入、出線の増設に備えて入、 出線側のスイッチモジュール数より多く設けておくとよい。 ただし多重化で入、出線側スイッチより少数とすることも可 能である。

またこの自己ルーチング通話路 10 は、入、出線間をつなぐパスが複数あるので輻輳時であっても遅延が少ない。

第8 A 図は本発明に係る自己ルーチング交換システムの概要を示すプロック図であり、本図において、10 はルート設定手段であり、20 は自己ルーチング通話路 (SRSP: self routing speech path)である。ルート設定手段10 は、複数

するようにスイッチ1を制御し、さらに、VCN。をVCN」に変換 して当該識別番号VCN」をパケットに付加する。他の CPェ〜 CPa-1 の動作は、上述したCP1 の場合と全く同じである。

CP、は裁別番号VCN、を検出すると、端末Yへのパケットの受信を認識し、該受信パケットを端末Yへ転送するようにスイッチnを制御する。

第8A図において、ルート設定手段10は既述の呼設定フェーズを遂行するが、呼転送フェーズは、該ルート設定手段10、すなわち自己ルーチングスイッチの制御なしに自動的に実行される。

ルート設定手段10は、入線の情報から上記識別情報を監視し、この識別情報に従って制御情報 C・INF を生成する。

自己ルーチング通話路(SRSP)20は、かくして生成された制御情報 C・INF に基づいて、前記入線の伝送情報を前記出線より送出する。この場合、SRSP20は、その中にマルチパスを形成する。従来のSRSP(第1図、第2図)では1つの入線から1つの出線に至るまでのパスは1つしか存在しないが、本発明のSRSP20では1つの入線から1つの出線に至るまでのパスは複数あり、マルチパスを形成する。どのパスを選択するかは、ルート設定手段10が決める。

さらに、本発明のSRSP20内には、少なくとも伝送情報(必要ならば伝送情報と制御情報の双方)を一時的に保持するパッファメモリ手段をも内蔵し、SRSP20内での情報転送に対し時間的調整を加えることができる。なお、SRSP20の第1実施例は既に第3図~第7図にて説明した。SRSP20の第2、第3、

の入線#1,#2…#Nの各々より入力された情報を受信す る。この情報は本来の伝送情報(音声情報とか、ファクシミ リデータとか、等)T·INF と識別情報 I·INF の対からなる。 識別情報は前述した非同期転送モード交換のもとで、各セル に付される識別番号(バーチャル・チャネル・番号(VCN) のような)のことであり、またパケット交換網のもとで、各 パケットに付される識別番号である。その識別番号(VCN) を第8B図を参照して説明する。第8B図はパケット交換網 を示す。第8日図において、スイッチ0~ n はパケット交換 システムであり、CP。~CP。はスイッチ0~nに対する 呼処理部であり、 X はスイッチ O に属する発呼端末、 Y はス イッチnに属する受呼端末、VCN。~VCNnはリンク0~リンク nへの識別番号である。 CP。が端末 X からの呼の発生を検 出し、その呼の相手先(端末Y)を認識すると、呼設定フェ ーズを遂行する。呼処理部 CPO、CP、~CP。の間のやりとり によって、送信パスが設定されると、各呼処理部は各リンク への識別番号VCN。~VCN。をそれぞれ割り当てる。そして、 VCN。/VCN1, VCN1/VCN2…VCNn-1/VCNnというような数別番 号の対の対応関係を記憶する。その後、各呼処理部はパケッ ト伝送フェーズを生成する。このパケット伝送フェーズにお いては、CP。は、端末Xをリンク0に接続するようにスイ ッチOを制御し、端末Xからのパケットのヘッダに識別番号 VCN。を付加する。 CPI がその識別番号VCN。を検出すると、 該CP」は端末Xからのパケットの受信および該パケットの 宛先を認識する。このCP、は、リンク0をリンク1に接続

第4および第5実施例はそれぞれ後述の第29,30図、第31 図~第34図、第35図~第37図および第38,39図に示す。

第9図は本発明に係る自己ルーチング交換システムの構成例を示す図であり、該システム内の自己ルーチング通話路(SRSP)20としては第3図のSRSP30(第1実施例)を用いた例を示している。

制御情報 C・INF は、各入線側に設けられた制御情報付加回路11-1~Nにおいて呼処理部12の制御により付加され

第8 B 図で説明したとおり、呼処理部12は、識別番号の 対に対し入線および出線間の対応関係を設定し、入力パケットの各識別番号について自己ルーチング通話路30内の転送 パスを決定する。

第6図で述べたように、転送パスは制御情報 C・INF によって識別され、呼処理部は、該制御情報 C・INF をもとに識別番号の対の対応関係を、各付加回路のテーブル内に設定する。即ち、入力情報のヘッダ内の識別情報 I・INF 例えばVCNを抽出する。付加回路は抽出された識別番号をもとにテーブルを検索して対応する識別番号と制御情報を見つけ出し、検索した制御情報および識別番号を付加回路11-1~Nにおいて、入力情報に付加する。

第10図はルート設定手段の出力に現れる情報のフォーマットの第1例示す図、第11図はルート設定手段の出力に現れる情報のフォーマットの第2例を示す図であり、既述の第4図および第5図に相当する。第10図においては、入力情

報である伝送情報 T・INF と識別情報 I・INF の対に対して、 さらに制御情報 C・INF がシリーズに付加された様子を示し、 第11図では T・INF + I・INF の対に対して C・INF がパ ラレルに付加された状態を示す。なお、第10図の I・INF も第11図の I・INF も等価である。

第12図はルート設定手段の具体例を示す回路図である。本図において、ルート設定手段10で、どのように制御情報で、おいて、ルート設定手段110で、どのように制御情報である場合を例にとって説明する。まずパケット情報が入力情報の送出に先立って、パケットを送先を呼処理理に近近知するための呼設定フェーズを実行する。呼処理理12のマイクロでは大きなででである。では近近なのリンクに対する識別番号を決定する。そして、このパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたのパケットが入力される各スイッチモジュールの切り換えたで次のリンクに対する。転送先を示す識別情報で、いくCN)に対応したアドレスに格納する。

次にパケットの転送フェーズにおいて実際にパケットを送出する。このパケットは伝送情報とこの伝送情報の先頭に付加された、識別情報(VCN。)からなるヘッダ部とで構成されている。同期回路17は、ヘッダ部の同期パターンを用いて入力パケットと同期をとる。通話路に転送されてきたパケットは付加回路11-1のパッファ13に格納されるとともに、識別情報部分 I・INF は、同期回路17の制御のもとでレジス

既に述べたように本発明の自己ルーチング交換システムは、 従来の Banyan type通話路に比べて、格段に容易に規模拡張 を行うことができる。交換システムの規模拡張の大部分は、 通話路の規模拡張であるから、通話路の規模拡張が容易に行 えることは非常に有利である。 Banyan type通話路の規模の 拡張を行う際には通話路の動作を一旦停止させて配線をし直 す必要があり、通話路動作状態のままでの通話路の拡張はで きない。よって通話路拡張の際には通信サービスが低下する。

第14図は本発明に基づいて、スイッチ段を増加させることなく規模拡張された自己ルーチング通話路を示す結線図である。将来の規模拡張を予定するには、入力端数と出力端数が異なる2種類の自己ルーチングスイッチモジュール(SRM)41~52を多段リンク接続して自己ルーチング通話路SRSPを構成し、各段(入力段、中間段)の各自己ルーチングスイッチモジュールSRMを後段の全ての自己ルーチングスイッチモジュールSRMに対して1対多にリンク接続することによって、通話路SRSPを動作させたたまま、リンク段数を変更することなく通話路の規模の拡張を行う自己ルーチング通話路の構成方法が提供される。

入、出力端数の異なる 2 種類の自己ルーチングスイッチモジュール41~52を多段リンク接続し、各段の自己ルーチングスイッチモジュールの各々が後段の全自己ルーチングスイッチモジュールに 1 対多に接続されるように通話路を構成すれば、通話路の規模拡張に際してもリンク段数が増えることがないので、通話路を動作させたままでも規模拡張作業を行う

タ18を介し、デコーダ19へ入力される。デコーダ19は入力されたパケットの識別情報(識別番号VCN。)を受信するとこの識別情報VCN。をアドレスとしてテーブル16をアクセスする。テーブル16には前述したように各識別情報VCN。対応に制御情報および次のリンクにおけるパケットの先頭にこれら制御情報およびVCN」を付加するために、テーブル16から読み出された制御情報をセレクタ(SEL)14 に送出する。同期回路17はセレクタ14の切り換え制御を行い、まず制御情報 C・INF および新しい識別情報VCN」を送出させ、そのあとバッファ13からパケットの伝送情報部分を読み出し、セレクタ14を介して通話路SRSP30へ送出する。

以上のようにして、通話路30の入線側にて各パケットの 先頭に制御情報と次の伝送路における識別情報を付加する。 上記の説明から明らかなように、パケット転送制御は、マイ クロプロセッサ15による制御ではなく、ハードウェアによ って行われる。

第13図は制御情報を具体的に表した図であり、相互に異なるルーチングへッダRHが、相互に異なるパスを選択する様子を図解的に示す。RHの右側プロックの数字は、SRM:1、SRM:2、SRM:2、SRM:2、R Hの中央プロックの数字は、SRM:2、SRM:2、SRM:2、O出力線を示し、RHの左側プロックの数字は、SRM:1、SRM:2、SRM:2、O出力線を示す。すなわち、各プロックの数字は、L:1、L:2、L:2、M:1、の如きラインシンボルの右側サブインデックスに対応する数字である。

ことができる。なお、第14図において、k×mおよびm×kは、入力端数と出力端数の異なる2種類のSRMがあることを意味している。

第15図は規模拡張前における、本発明に係る4×4の自己ルーチング通話路の一例を示す結線図である。本図中、61および62は入、出力端数が2×4の自己ルーチングスイッチモジュールSRMであり、65、66、69、および71は入、出力端数が4×2の自己ルーチングスイッチモジュールである。この自己ルーチング通話路SRSPは自己ルーチングスイッチモジュールを3段リンク接続したものであり、各自己ルーチングスイッチモジュールは、規模拡張前は2×2のモジュールと等価の動作をしている。

第16図は第15図における2×4の自己ルーチングスイッチモジュールの一構成例を示す回路図であり、第17図は第15図における4×2の自己ルーチングスイッチモジュールの一構成例を示す回路図である。第16図の構成も、第17図の構成も、既述の第7図の構成と基本的には同じであり、入力端の数と出力端の数がアンバランスになっただけである。したがって動作の説明は省略する。

第18図は第15図の自己ルーチング通話路を規模拡張した後の自己ルーチング通話路を示す結線図である。具体的には4×4の自己ルーチング通話路(SRSP)を8×8のSRSPに規模拡張した例を示す。図中の斜線を施したプロックは新たに追加された自己ルーチングスイッチモジュールであり、モジュール63および64は入、出力端数が2×4のものであり、

モジュール67,68,70、および72は入、出力端数が 4 × 2 の ものである。

このように、リンク接続段数を増やすことなく、各段でそれぞれ二つずつモジュールを追加し、入力段と中間段の間のリンク接続は、入力段の各モジュールの4つの出力端が中間段の全てのモジュール65~68の入力端にそれぞれ接続されるように、モジュールの空いている端にそれぞれ接続する。また中間段と出力段との間のリンク接続は、中間段の各モジュールの2つの出力端の各々が、出力段の既存モジュール69、71および新たに追加したモジュール70、72の各入力端にそれぞれ多重接続されるようにする。

このように多重接続した結果、中間段のモジュールから出力段のモジュールに送出されるパケットは、そのパケットの行き先に対応するモジュール以外のモジュールにも送られることになるが、そのようなモジュールにおいては、制御情報デコード回路DECにおいてパケットのルーチングヘッダRHが解析されるので、誤って自己の出力端に当該パケットを出力してしまうことはない。

本発明の実施にあたっては種々の変更態様が可能である。例えば使用する自己ルーチングスイッチモジュールは2×4と4×2のものに限られるものではなく、入力端数と出力端数が異なる2種類のモジュールであればよい。また拡張された自己ルーチング通話路の入線および出線も8×8のものに限られないことは勿論である。自己ルーチング通話路の接続段数もその入線および出線数との関係で決められるものであ

アで処理することが好ましく、またプロトコルも簡易なもの が望ましい。

そこで第9図の自己ルーチング交換システムに、工夫を施してオプションサービスにフレキシブルに対応できるハード 量の少ない簡易な自己ルーチング交換システムも実現することにする。

第19図は特定のサービスをオプション機能として提供できる自己ルーチング交換システムの概念図を示す。本図において、自己ルーチングモジュールSRMは伝送情報 T・INFに付加された制御情報 C・INFを自律的にスイッチングして該制御情報により指示された出線へ送出するもので、この制御情報にはオプションサービス要求が含まれており、OSMは、モジュールSRMのうちのオプションサービス機能を持たせた所定モジュールであり、全モジュールSRMの中間段のモジュールと並列に設けられる。

第19図に示した自己ルーチング交換システムでは、入力情報のヘッダに特定のオプションサービスが行われるべき旨の指示が含まれており、これに基づき、ルーチングヘッダRHが与えられてオプションサービス用のモジュールOSMに向けたパスが決定され、入力段にあるモジュールSRMから中間段にあるモジュールOSMに送られた情報は、そのエラー制御等のオプションサービスを受け、ルーチングヘッダを付け替えて出力段のスイッチモジュールSRMへ送られる。

第20図は第19図のオプションサービスモジュールの部分を特に詳細に示した自己ルーチング交換システムの回路図

って、例示の3段に限られない。

かくして、自己ルーチング通話路のリンク段数を変えることなくその入出力端子数を変更することができるので、自己ルーチング通話路を動作させたままでその規模拡張を行うことが可能となり、通話路規模拡張に際しての動作停止による通信サービスの低下を防げる。

第14図〜第18図では、本発明に係る自己ルーチング交換システムの規模拡張が容易であることについて述べたが、こればかりでなく、各種サービス機能の拡張型であり、テンだし、サービス機能拡張のための工夫が必要であり、テング交換システムにおいて、エラー制御等の特定のサービスをオプション機能として加入者に対して提供する場合、ロサービスをオプション機能として加入者に対して提供する場合のサービスオーチングスイッチモジュールSRM自体に予め特定のサースを行う機能をハードウェア上で付加する必要があり、何交換システム全体としても大きな規模の不経済な装置になってしまう。

また、各種サービスが更に追加されたときに、各スイッチ モジュールを取り替えなければならずサービスの増設にフレ キシブルに対応できないことになる。

一方、 CCITT勧告 X . 25 ベースのパケット交換ではパケットを全てソフトウェア的に処理する方式が採用されているが、エラー制御等を厳密に規定しているため、処理遅延が大きくなるため、パケット処理に当たってはできるだけハードウェ

であり、オプションサービスモジュールOSM以外の部分は 第9図の構成と同じである。この交換システムでは、例えば 第9図に示した自己ルーチング交換システムの自己ルーチン グスイッチモジュールSRMzaをオプションサービスモジュールOSMに取り替えている。この取り替えの際には、入 力段のスイッチモジュールSRMii からSRMinvaの各1個の出 力端をオプションモジュールのOSMの入力端と接続し、オ プションモジュールOSMの出力端はモジュールSRMii から SRMinvaの各1個の入力端に接続する。

このオプションサービスモジュールのOSMにおいては、FIFOメモリ81を設けて伝送情報のバッファを作り、ここに一旦格納された情報に対しプロセッサ (CPU)82 によりファームウェアで構成されたオプションサービス (OS) 部83において設定された所定のサービス機能を実行してその結果をセレクタ (SEL)84 に送出するとともにオプションサービス部83では更に、ルーチングへッグRHにより情報パケットのパスを選択するためにセレクタ (SEL)84 に選択信号を与えて伝送情報を所定のパスに対応するFIFOメモリ85に格納するように構成されている。なお、本図中のFIFOメモリは図解的に描いているが他の図のFIFOメモリ(FM)と全く同じである。

次に、オプションサービスを受ける場合について説明する。 加入者側の端末装置(図示せず)で例えばCRC符号のエ ラー制御又はフロー制御のオプションサービス要求の設定を 行うと、呼処理部12は受信した識別情報内のバーチャルチャネル番号(VCN)を基に当該端末装置に接続されている付加回路(11)にオプションサービスモジュールOSMへのルーチングヘッダ(RH)を設定し、伝送情報パケットにそのルーチングヘッダ及びオプションサービス要求を付加し、入力段においては例えばスイッチモジュールSRM: に送る。モジュールSRM: では、そのルーチングヘッダから中間段のモジュールとしてオプションサービスモジュールOSMを選択する。

このようにしてルーチングへッダによりオプションサービスの要求を発した端末装置からの情報パケットは、オプションサービスモジェールOSMにおいて、FIFOメモリ81に一旦格納された後、プロセッサ82を経て、オプションサービス部83において例えばCRC符号のエラーチェックを実行した後、その結果に応じてセレクタ(SEL)84を制御し、伝送情報パケットをFIFOメモリ85のいずれかに格納して、第9図の場合と同様にモジュールOSMの出力端から出力段のモジュールSRMに向けて送出される。

第21図は第19図においてエラーを検出したときの入力情報の流れを示す信号フローチャート、第22図は第19図おいてエラーを検出しなかったときの入力情報の流れを示す信号フローチャートである。オブションサービスモジュールOSMでエラーが検出されたときには、第21図のように情報パケットを廃棄して再送要求パケットを生成しルーチングへッダを付け替えて出力段のモジュールを介して呼設定のあ

(SEL)86 への指令値はコントローラ(CNT)95 へ戻されて当該 転送要求のあったFIFOメモリ85に対して転送OK信号を出 力する。そして、転送が終了した信号をそのFIFOメモリ85 から受けると、今度はカウンタ91のカウント値をアップす るための信号をカウンタ91へ送る。

これにより、セレクタ90の選択信号は例えば"1"だけアップされる。

この場合、2つ以上の転送要求が重なったときには、固定 優先回路92が所定の優先順位(例えば図示の上から順)で 転送要求信号をエンコーグ93へ送る。

このようにして、複数の自己ルーチングモジュールSRMを自律的にスイッチして情報パケットを転送する。

かくして、第20図の自己ルーチング交換システムによれば、オプションサービスを実行するオプションサービスモジュールを、第9図のモジュール構成の自己ルーチング交換システムの内の中間段の所定のモジュールと取り替えてオプションサービス専用にしたので、交換システム全体の構成を変更することなくオプションサービスの追加に柔軟に対処でき、ハードウェア構成及びプロトコルも簡易なものにすることができる。

第9図に示した本発明の自己ルーチング交換システムを高効率で動作させるためには、情報の属性や入力情報の混雑状況に応じて情報転送が行えることが望ましい。すなわち、もし、第9図の交換システムに何ら工夫がなされないと、次のような2つの不利がある。

った端末装置に戻されて再送要求がなされる。一方、エラーが検出されない時は、第22図に示すように受信側の端末装置に情報転送が行われることとなる。第23図は第21図および第22図の動作を示すフローチャートである。

第24図はエラー制御のプロトコル構成例を示す図であり、レイヤ①では情報送受のためのハードウェアインタフェースが行われ、制御情報 C・INF のレイヤ②ではパケット順序制御等が、そして C・INF レイヤ③ではオプションサービス要求等が行われる。また、伝送情報 T・INF のレイヤ②の共通部では多重化パケットの識別等のパケット制御が行われ、

T・INF レイヤ②のオプション部でオプション制御の手順が 設定されるようになっている。尚、 T・INF のレイヤ③は呼 に特殊な制御を行うための手順が設定されている。

これらCRC符号チェックの外にも、フロー制御等の種々のオプションサービスを予めオプションサービスモジュール OSMに設定しておくことができることは言うまでもない。

第25図は第20図の中のセレクタ制御回路の一具体例を示す回路図である。本図において、FIFOメモリ85からの転送要求(*1.*2,…*n-1.*n)の一つずつずらして各セレクタ(SEL)90に入力し、カウンタ91からの指令値に基づいて固定優先回路92及びエンコーダ93を介して加算器(ADD)94に送る。加算器94では、カウンタ11の先の指令値とエンコーダ93の出力が示す転送要求番号(*1.*2,…*n-1.*n)を加算して当該FIFOメモリの番号を発生し第20図のセレクタ(SEL)86に送る。このセレクタ

第1に、情報の属性を考慮せずに全て均一に扱うため、即時性(リアルタイム)が要求されるデータ(例えば音声、映像等)の処理が優先されず、交換機内の各自己ルーチングスイッチモジュールSRMでの時間遅延が生じてしまう。

第2に、トラフィックの偏りにより情報転送の過負荷状態が生じ、これを制御する必要がある場合、ルーチングヘッダ RHの書き換えを行うが、その場合、同一呼の情報が他のバッファFM内に停滞していると、情報の転送順序の逆転(追い越し)が発生することがある。

第26図は優先処理をすることができる自己ルーチング交換システムの概念図であり、各自己ルーチングスイッチモジュール SRM_{II}、SRM_{II}、は呼処理部12から優先処理要求を受けると、その優先処理の必要な入線の入力情報を優先選択して送出することとなる。

従って、呼設定時、情報の属性が優先処理を必要とするもの(音声、映像等)であれば、呼処理部12から各モジュール SRM.i、SRM.i、に優先処理の割付けが行われる。また、各モジュール SRM.i、SRM.i、SRM.i、SRM.i、SRM.i、に扱いて入力情報の過負荷状態が検出できるようにしておけば、呼処理部12は情報の混雑を避けるようにやはり各モジュール SRM.i、SRM.i、に優先処理の割付けを行うことができる。

第27図は優先処理を行うための自己ルーチングスイッチモジュールの具体例を示す回路図である。このSRMは、第20図に示したOSMと類似の構成をもって図示するが、基本的には第7図のSRMや、第16,17図のSRMと全く等価

である。第27図において、自己ルーチングスイッチモジュールSRMの中に、呼処理部のMPU 15 (第12図) と信号の送受を、制御バス96を介して行う信号分配器SDを設けるとともにセレクタ制御回路(SC)97が、第7図に示すSCとは若干異なる構成を有する。なお、第7図のSCの具体例は、既に第25図に示した回路SCを用いることができる。

第28図は優先処理を行うためのセレクタ制御回路の一回 路例を示す図であり、第25図のセレクタ制御回路SCに、 優先処理のための回路を若干付け加えたものである。第28 図において、コントローラ(CNT)105では、第27図のFIFOメ モリ85の各メモリの情報格納状況を絶えず監視しており、 その監視信号を信号分配器SD 101を介して、マイクロプロセ ッサMPU 15 (第12図) へ報告している。即ち、その監視信 号を直接、プロセッサMPU 15に送る代わりに信号分配器 SD 101でマスタ情報としてまとめプロセッサMPUへ送って おり、信号の分配制御を行っている。また、コントローラ105 からはプロセッサMPUからの指令により所定のFIFOメモリ 85の情報を優先的に転送するための優先指示信号をセレク タ(SEL)106に送り、このセレクタ106 は、プロセッサMPU からの指令によるその優先情報またはカウンタ91の出力の いずれかを選択する。その他の構成は第25図の場合と同様 である.

次に、情報の属性に対応した優先処理動作を第26図乃至 第28図について説明する。

まず、マイクロプロセッサMPU 15は優先転送パスを予め決

優先転送処理要求信号が入力されると、これはセレクタ106に切換信号SWSとして送られている。これにより、第25図ではカウンタ91の出力によりセレクタ90の選択番号が逐次変化して行くのとは異なり、第28図ではセレクタ106から固定した優先情報が出力されるのでセレクタ90は、優先処理のために指定されたFIFOメモリのデータ転送が行われるように選択される。この例では第28図の最上欄のセレクタ90(HIGH)が選択されることになる。

そして、固定優先回路 9 2 、エンコーダ 9 3 、及び加算器 (ADD) 94 を経て、第 2 7 図に示したセレクタ SEL 86に送られ、このセレクタ SEL 86はFIFOメモリ 8 5 の最上間のメモリを選択して、モジュール SRM_{3 F}/n の各出力端に転送する。

このようにして即時性の必要な呼に対しては、優先ルート を指定して然も各モジュール内を転送し易く制御している。

次に、各モジュール内のバッファであるFIFOメモリが過負荷状態を呈する場合の優先転送処理について説明する。第27図のセレクタ制御回路SC97はFIFOメモリ85から転送要求(*1~**n)(第7図のRと同じ)を入力しているが、これとともに各FIFOメモリ85の格納状況も過負荷信号ポポ1~##nとして入力している。この過負荷信号はFIFOメモリ85が一定値以上情報を格納したときを基準に設定することができる。そこで第28図のコントローラ105でこの過負荷信号##1~##nを入力し、一括したマスタ情報として信号分配器SD101を経てプロセッサMPUに送る。プロセッサMPUにこのマスタ情報(Δ1~Δn)を分析して更

定しておき、各モジュールSRMに優先情報を設定する。一例として、モジュール SRMan~SRMan/a のうち、モジュール SRMan/a のうち、モジュール SRMan からの情報を優先処理するように優先情報を設定しておく。

次に、呼設定時、端末装置(第21,22図)からの識別情報 I・INF 内のバーチャルチャネル番号(VCN)を基にプロセッサMPU 15を介して当該端末装置に接続されている付加回路(既述)に所定の出バスへのルーチングへッダ(RH)を設定するが、このときその呼の属性をチェックして音声、映像等の即時性が要求される呼を検出したときは、その呼の入力情報パケットが優先的に転送処理されるように予めそのルーチングへッダに、モジュールSRM21 を経由するように優先処理を施しておく。

そして、付加回路では入力情報にそのルーチングヘッダを付加して入力段の例えばモジュールSRM」に送る。

モジュールSRM:, では、そのルーチングへッグをみて中間 段のモジュールSRM:, に転送する。

次に、出力段のモジュール SRMェI~SRMュININ では予めプロセッサMPUにより優先転送先が例えばモジュールSRMェI であると設定されているので(もっともこれは予めどのような優先転送ルートを決めておいてもよい)、入力情報パケットは第27回においてセレクタSEL 84を介してFIFOメモリ85のうちの所定のFIFOメモリ85(例えば図中の最上間のFIFOメモリ)に格納される。他方、プロセッサMPU15からは信号分配器SD101を経て、第28回に示したコントローラ105に

に信号分配器SDを経て詳細情報を読み取り、過負荷状態にあるFIFOメモリ85からの情報を優先的に排出するため、制御信号S。を送ってセレクタ106及び90を制御する。

従って、第27図のFIFOメモリ85のうちの例えば最上間のFIFOメモリが過負荷状態にあるとすれば、第28図のセレクク90の各々は転送要求*1が選択されるように制御されることとなる。尚、過負荷状態のFIFOメモリが複数あるときには、固定優先回路92により選択される。

この場合、過負荷状態が発生しても、プロセッサMPU 15及び付加回路 (11) によるルーチングヘッダの書き換えは行わない。各パケットの流れの順番が逆転しないようにするためである。

このようにして過負荷状態にあるFIFOメモリ85に格納されているパケット情報がルート変更なしで優先的に各モジュールSRMから送り出される。

最後に、第8A図における自己ルーチングスイッチモジュール (SRM) の各種実施例 (第2~第5実施例) を提案する。なおSRSPの第1実施例については、既に第3図~第7図に示した。まず第2実施例から説明する。

第29図は自己ルーチング通話路の第2実施例の原理プロック図である。第7図に示した自己ルーチングスイッチモジュールSRMでは、同一出力端に転送情報例えばパケットが集中するパケット衝突回避のためにFIFOメモリを備えているが、例えば入力端数と出力端数がそれぞれN本の場合、このFIFOメモリはN²個必要となる。したがって入線および出線

数が増大すると、必要なFIFOメモリの数は指数関数的に増大することとなる。またFIFOメモリに記憶させる内容はパケット全体であり、パッファ機能を持たせるために複数パケットを記憶できるようにFIFOメモリの記憶容量を設定することを考慮すると、FIFOメモリとして記憶容量の大きなものが必要となる。しかしこのようにFIFOメモリの記憶容量を大きく設定したとしても、パケットの衝突が生じる確率は高くないので、通常はFIFOメモリの記憶領域が全て使用されているわけではなく、メモリの使用効率は高くない。

したがって第2実施例では、入線数および出線数の増大に 対してもメモリ手段を大幅に増大させることなく対応でき、 かつメモリ手段を使用効率高く使用できるような自己ルーチ ング通話路を提供する。第29図において、複数の入線#1 ~#Nと複数の出線#I~#Mを備え、各入線に入力された、 ルーチングヘッダを付加した伝送情報を、該ルーチングヘッ ダに基づき指定される出線に自律的にスイッチングする自己 ルーチング通話路であって、復数の入線から並列的に入力さ れる伝送情報を時間的に直列な形式に変換する変換手段111 と、変換手段III から順次に送出される伝送情報 T・INF を 順次に格納する伝送情報記憶手段112 と、伝送情報記憶手段 112 をアクセスするアドレスを格納し、伝送情報記憶手段112 に書込みアドレスとして順次に与える書込みアドレス記憶手 段113 と、複数の出線対応にそれぞれ設けられた複数の読出 しアドレス記憶手段114(1)~114(M)と、書込みアドレス記憶 手段113 から送出される、手段112 のアドレスに格納される

伝送情報のルーチングへッダRHに基づき、ルーチングへッダで指定される出線に対応する読出しアドレス記憶手段114 にアドレスを格納するアドレス分配手段115 と、複数の読出しアドレス記憶手段114(1)~114(M)を順次に選択して、その格納アドレスを伝送情報記憶手段112 に、読出しアドレスとして与えるとともに書込みアドレス記憶手段113 に格納するアドレス選択手段116 のアドレス選択手段116 と、アドレス選択手段116 のアドレス選択手段116 でアドレス選択手段116 でアドレス選択手段116 でアドレス選択手段116 でアドレス選択手段117 とを具備してなる。

複数の入力線にそれぞれ入力されたパケット等の伝送情報は、変換手段111 によって時間的に直列なデータ形式に変換されて伝送情報記憶手段112 に順次に記憶されていく。この際の伝送情報記憶手段112 に順次に記憶手段113 から与えられるアドレスによる。このアドレス指定と同時にこの書込みアドレス記憶手段113 からのアドレス指定と同時にこの書込みアドレス記憶手段113 からのアドレスはアドレス分配手段115 によって、そのアドレス位置に書き込まれた伝送情報のルーチングヘッダRHで指定される出線に対応する、読出しアドレス記憶手段114 に格納される。このようにして伝送情報記憶手段112 に格納されている伝送情報の送出先出線対応の読出しアドレス記憶手段114 には、該伝送情報を読み出すためのアドレスが格納される。

アドレス選択手段116 は読出しアドレス記憶手段114(1)~ 114(M)から順次に、格納されている読出しアドレスを読み出

し、これを用いて伝送情報記憶手段112 から伝送情報を読み出し、この読み出した伝送情報を分配手段117 でその伝送情報の送出先に相当する出線に分配する。また読出しアドレス記憶手段114(1)~114(fl)から読み出された読出しアドレスは書込みアドレス記憶手段113 に再び格納され、伝送情報記憶手段112 のアドレス指定のために用いられる。

第30図は第29図の第2実施例を実現する具体例を示す回路図であり、時分割多重部(MUX)121はN個の入線#1~#Nを収容しており、各入線#1~#Nにそれぞれ並列的に入力されるパケットP(1)~P(N)を時分割多重して時系列な形態にし、入ハイウェイHW1に送出する。この入ハイウェイHW1はランダムアクセスメモリ(RAM)122のデータ入力端DIに接続されており、このRAM122に、入ハイウェイHW1上のパケットが順次に記憶される。RAM122に対するアドレス指定は空きアドレスメモリ124はFIFOメモリで構成されており、RAM122のアドレス数に相当する数のアドレスを記憶できる容量を備えている。

空きアドレスメモリ124 から出力されるアドレスはRAH122の書込みアドレス入力端WAおよびアドレス分配部(DS)126の入力端に導かれる。アドレス分配部126 はルーチングヘッグコピー部(RHC)128によって切換え制御されて、入力されたアドレスを出端子用FIF0メモリ125(1)~125(M)の何れかに格納する。FIF0メモリ125(1)~125(M)は、時分割多重分離部123に収容されているM個の出線#1~#Mにそれぞれ対応して

M個設けられており、出線#1~#Mにおけるパケットの衝突を回避するための複数個分のアドレスを記憶できる容量を備えている。ルーチングヘッダコピー部128 は入ハイウェイHW1上のパケットのルーチングヘッダRHを読み取り、それをアドレス分配部126 に与えるように構成されている。

FIFOメモリ125(1)~125(H)の内容はアドレス選択部(SEL) 127 によって順次に選択されて読み出され、RAM122の読出しアドレス入力端RAおよび空きアドレスメモリ124 の入力端に送出される。RAM122のデータ出力端DOから読み出されたパケット情報は出ハイウェイHW2に順次に送られる。この出ハイウェイHW2上のパケット情報は時分割多重分離部123に入力され、ここで順次に出線#1~#Mに振り分けられる。時分割多重部121、アドレス選択部127、および時分割多重分離部(DMX)123はクロック源(CLK)129からのクロックのタイミングでそれぞれ作動される。

第 2 実施例の動作が以下に説明される。いま時分割多重部 121 の入線# 1 ~# N にそれぞれパケット P (1) ~ P (N) が 入力されているものとする。各パケット P (1) ~ P (N) は伝 送情報 $\Gamma \cdot INF$ とルーチングヘッダ R H とからなる。時分割 多重部121 はこれらパケット P (1) ~ P (N) を時分割多重し て時間的に直列なデータ列に並べ変えて入ハイウェイ H W 1 に送出する。したがって入ハイウェイ H W 1 上のデータ速度 は各入線# 1~# N 上でのデータ速度の N 倍となる。

これらの各パケットP(1) ~ P(N) はRAM122に順次に記憶

されていく。この際のRAM122に対するアドレス指定は空きアドレスメモリ124 から順次に読み出されるアドレスを書込みアドレスとすることにより行われる。空きアドレスメモリ124から読み出されたアドレスはRAM122に送られると同時に、アドレス分配部126 を介してFIF0メモリ125(1)~125(H)の一つに格納される。

すなわち、ルーチングヘッダコピー部128 は入ハイウェイ HWI上の各パケットP(1) ~P(N) のルーチングヘッダ RHによって当該パケットが出線#1~#Mの何れに出力されるべきかを識別する。そしてそのルーチングヘッダ RHを用いてアドレス分配部126 を切換え制御し、空きアドレスメモリ124 から送られてきたアドレスを、RAM122の当該アドレス位置に記憶されるパケットが送出されるべき出線に対応するFIFOメモリ125 に格納する。

例えば入線#1に入力されたパケットP(1) の送出先が出線#2である場合、当該パケットP(1) は空きアドレスメモリ124からのアドレスで指定されるRAM122のアドレス位置に書き込まれ、同時にそのアドレスはルーチングへッダコピー部128 およびアドレス分配部126の制御によって、当該パケットP(1)の送出先である出線#2対応のFIF0メモリ125(2)に振り分けられて格納される。出線#2へ送出されるべきパケットが同時に複数個存在して衝突を起こしている場合はFIF0メモリ125(2)にその複数個のアドレスが格納されることになる。

るためのRAM等のメモリと、RAMの空きアドレスを格納するための空きアドレスメモリと、RAMの読出しアドレスを格納するための空きアドレスメモリと、RAMの読出しアドレスとと格納するための出線の数分の出線用アドレスメモリ125 とでよい。この結果、自己ルーチング通話路の入線数および出線数が増大した場合にも、必要なメモリ手段の数を大幅に削減することができる。この効果は入線および出線の数が増加すればするほど顕著となる。また空きアドレスメモリ124 および出線用アドレスメモリ125 はRAM122のアドレスメモリ124 および出の小容量のもので構成できる。こうにまたパケット情報を記憶するRAM122の使用効率を高くすることができる。なお、RAMの容量が非常に大きいときは空きアドレスメモリ124 は不要である。

次に自己ルーチング通話路の第3実施例について説明する。 この第3実施例の意図するところは、前述の第2実施例と同様、メモリ手段の数を減らすことにある。

第31図は自己ルーチング通話路の第3実施例の原理プロック図である。

第31図において、131は自己ルーチング通話路で、この自己ルーチング通話路131 はN本の入線132 とN本の出線ハイウェイ133 とをもっている。

134は記憶手段で、この記憶手段134 はN本の入線132 のそれぞれに対応して設けられている。また、記憶手段134 の出力線はラッチ群135 を介してN本の出線133 に接続されている。そして、この記憶手段134 は入線の伝送速度のN+1 倍の速度で動作するメモリである。

このようにしてRAM122には入力されたパケット $P(1) \sim P(N)$ が順次に格納され、同時に、これらパケット $P(1) \sim P(N)$ が格納されているRAM122のアドレス情報が、各パケット $P(1) \sim P(N)$ の送出先の出線対応の出線用アドレスFIF0メモリ125 に格納される。

RAM122に格納されたパケットP(1) ~P(N) の読出しは、アドレス選択部127 がクロック源129 からのクロックによるタイミングで、FIFOメモリ125(1)~125(N)をその順序で逐次に選択してそれに格納されたアドレスを読み出し、それをRAM122に読出しアドレスとして与えることによって行われる。これによりRAM122から出ハイウェイHW2を介して時分割多重分離部123 に順次にパケットが送出されることとなる。このアドレス選択部127 で選択されたアドレスは同時に、空きアドレスメモリ124 に送られて格納され、RAM122へのパケットの書込みアドレスとして再び使用される。

時分割多重分離部123 は、例えばFIFOメモリ125(1)からのアドレスで読み出したパケットは出線#1へ、FIFOメモリ125(2)からのアドレスで読み出したパケットは出線#2へ、…FIFOメモリ125(k)からのアドレスで読み出したパケットは出線#kへというように、入力されたパケットを順次にその出線#1~#Mに振り分ける。これにより入線#1~#Nに入力されたパケットP(1)~P(N)はそれぞれのルーチングへッグRHで指定される送出先出線に送られることとなる。

かくして、第29および30図によれば、自己ルーチング 通話路を構成するに必要なメモリ手段は、パケットを格納す

136は制御手段で、この制御手段136 は記憶手段134 への書き込みおよび読み出しを制御するものである。すなわち、この制御手段136 によって、記憶手段134 が、入線伝送速度のN+1倍の速度で動作せしめられるとともに、N+1倍の速度のうちの1つのフェーズで書き込まれ、残りのNフェーズでN本の出線133 側へ読み出されるように入線132 の入入線伝送速度のN+1倍の速度で記憶手段134 を動作させながらアドレスを指定して記憶手段134 への書き込みをおよび読み出しを行うが、このとき記憶手段134 はN+1倍の速度のうちの1つのフェーズで書き込まれ、残りのNフェーズでN本の出線133 側へ読み出される。出線133 側へ読み出されていより、

第32図は第31図の要部に現れる信号波形を示すタイムチャートであり、上間より、入力情報、出力情報、アドレス制御信号AD、書込み制御信号WEおよび読み出し制御信号REを示す。

第33図は第31図の第3実施例を実現する具体例を示す 回路図であり、この第33図において、131は自己ルーチン グ通話路で、この自己ルーチング通話路131 はN本の入線132 とN本の出線133 とをもっている。

134は記憶手段としてのバッファメモリで、このバッファ メモリ134 はN本の入線132 のそれぞれに対応して設けられ ている。また、バッファメモリ134 の出力線はラッチ群135 を介してN本の出線133 に接続されている。そして、このKッファメモリ134 は入線の伝送速度のN+1 倍の速度で動作するようになっている。

ラッチ群135 は各バッファメモリ134 に対応してN個設けられており、更に各ラッチ群135 はN個のラッチ (フリップフロップ)139を有している。

136は制御手段としてのバッファメモリコントローラで、このバッファメモリコントローラ136 は、バッファメモリ134への書き込みおよび読み出しを制御するとともに、各ラッチ139 のラッチ状態をも制御するものである。

137はルーチングヘッダ検出回路で、このルーチングヘッダ検出回路137 は、入線132 の入力情報例えばパケットからルーチングヘッダRHを検出してこのルーチングヘッダRHをバッファメモリコントローラ136 へ出力するとともに、伝送情報をバッファメモリ134 へ出力するようになっている。

上述の構成により、入線132 の入力情報からルーチングへッダ検出回路137 がルーチングへッダRHを検出して、このルーチングへッダRHをベッファメモリコントローラ136 へ入力する。このとき、ルーチングへッダ検出回路137 からは伝送情報がバッファメモリ134 側へ送られている。

バッファメモリコントローラ136 は、入線の伝送速度のN+1倍の速度で記憶手段134 を動作させながらアドレス制御信号ADによりアドレスを指定して更には書き込み制御信号WEおよび読み出し制御信号REによりバッファメモリ134への書き込みをおよび読み出しをそれぞれ行うが、このとき

図のFIFOメモリFMに相当するメモリ)の数を1/Nに減少でき、これにより回路規模も小さくできる。

次に自己ルーチング通話路の第4実施例について説明する。 この第4実施例の意図するところは、前述の第2実施例と同様、メモリ手段の数を減らすことにある。

第35図は自己ルーチング通話路の第4実施例の原理プロック図である。

第35図において、141は自己ルーチング通話路で、この自己ルーチング通話路装置141 はN本の入線132 とN本の出線133 とをもっている。

144は記憶手段で、この記憶手段144 はN本の出線133 のそれぞれに対応して設けられている。そして、この記憶手段144 は入線の伝送速度のN+ I 倍の速度で動作するメモリである。

145は速度変換手段で、この速度変換手段145 は入力情報をN+1倍の速度に変換するものである。

146は制御手段で、この制御手段146 は速度変換手段145を制御したり、セレクタ(SEL)147を制御したり、記憶手段134への書き込みおよび読み出しを制御したりするものである。すなわち、この制御手段136 によって、記憶手段134 が、入線伝送速度のN+1倍の速度で動作せしめられるとともに、N+1倍の速度のうちのNフェーズで該N本の入線の情報が時分割で書き込まれ、残りの1フェーズで出線133 側へ読み出されるように制御される。

セレクタ147 は速度変換手段145 からの入力情報を出線対

バッファメモリコントローラ136 は、ルーチングへッダRHを見て、バッファメモリ134 をN+1倍の速度のうちの1つのフェーズで書き込み、残りのNフェーズでN本の出線133 個へ読み出すように制御する。

また、同時に、パッファメモリコントローラ136 は、ラッチ139 へもラッチ制御信号 $CLK_{i,i}(i,j)$ はいずれも $1 \sim N$)を出力する。これにより、出線133 側へ読み出された出力情報は適宜ラッチ群135 でラッチされながら所要の出線133 に出力されていく。

第34図は第33図の要部に現れる信号波形を示すタイムチャートであり、上間より入力情報、出力情報、アドレス制御信号AD、書き込み制御信号WE、読み出し制御信号RE、ラッチ制御信号CLK₁₁, CLK₁₂, CLK₁₃, …, CLK₁, のタイムチャートを示す。

なお、第34図においては、書き込み制御信号WEおよび 読み出し制御信号REがLレベルでイネーブルになっており、 ラッチ制御信号 (クロック)CLK:;がHレベルでデータラッチ になる。

また、ラッチ制御信号はそれぞれ位相が1クロックずつ異なっている。

このようにして、各入線対応にバッファメモリ134 を設け、このバッファメモリ134 を入線 (出線) の伝送速度のN+1 倍の速度で動作させるとともに、このN+1倍の速度のうちの1つのフェーズで書き込み、残りのNフェーズでN本の出線133 側へ読み出すように構成しているので、メモリ(第7

応の記憶手段144 へ適宜振り分けるものである。

148はORゲートで、このORゲート148 によって制御手段146 からの書き込み制御信号が記憶手段144 へ供給される。

入線132 の入力情報を、速度変換手段145 が入線の伝送速度のN+1倍の速度に変換するが、制御手段146 は入力情報からルーチングヘッダを検出して、制御信号VCK;(iは1~n)を速度変換手段145 へ送り、これにより速度変換手段145から入力情報が記憶手段144 側へ送り出される。

また、制御手段146 はセレクタ147 へ制御信号SCK,を送ることにより、セレクタ147 を適宜切り替えて速度変換手段145からの入力情報を所望の記憶手段144 へ送出する。このとき同時に制御手段146から出力される書き込み用制御信号WCK,」(i,jはそれぞれ1~n)は次のようなタイミングで記憶手段144へ書き込みおよび読み出しを行う。すなわち、N+1倍の速度のうちのNフェーズでN本の入線132 に対して時分割で書き込みが行われ、残りの1フェーズで出線133 側への読み出しが行われる。

第36図は第35図の要部の信号波形を示すタイムチャートであり、速度変換用制御信号VCKi、セレクタ制御信号SCKi、書き込み制御信号 WCKiiおよび読み出し制御信号RCKiのタイムチャートが示されている。なお、#1~#Nは各入線の番号に対応している。

第37図は第35図の第4実施例を実現する具体例を示す 回路図であり、この第37図において、141は自己ルーチン グ通話路で、この自己ルーチング通話路141 はN本の入線132 とN本の出線133 とをもっている。

144は記憶手段としてのバッファメモリで、このバッファメモリ144 はN本の出線133 のそれぞれに対応して設けられている。また、各バッファメモリ144 はFIF0メモリとして構成されている。そして、このバッファメモリ144 は入線の伝送速度のN+1倍の速度で動作するようになっている。

145は速度変換装置で、この速度変換装置145 は入力情報をN+1倍の速度に変換するものである。

146は制御装置で、この制御装置146 は速度変換装置145 を制御したり、セレクタ147 を制御したり、バッファメモリ144 への書き込みおよび読み出しを制御したりするものである。

147はセレクタで、このセレクタ147 は制御装置146 からのセレクタ制御信号SCK1を受けて速度変換装置145 からの伝送情報 T・INF を出線対応の所望のバッファメモリ144 へ適宜振り分けるものである。

148はORゲートで、このORゲート148 によって制御装置146 からの書き込み制御信号 WCK: ;がバッファメモリ144 へ供給される。

149はルーチングヘッグ検出回路で、このルーチングヘッグ検出回路149 は、入線132 の入力情報例えばパケットからルーチングヘッダRHを検出してこのルーチングヘッダRHを制御装置146 へ出力するとともに、伝送情報を速度変換装置145 へ出力するようになっている。

150はラッチ(フリップフロップ)で、このラッチ150 は

ていく。第36図を参照すると、書込み用クロック WCK...の立ち上がりで、バッファメモリ144 に書き込まれ、読み出し用クロックRCK..の立ち上がりで、バッファメモリ144 から読み出されるとともに、ラッチ150 にてラッチされるようになっている。

また、書込み用クロック $WCK_{11} \sim WCK_{1n}$, $(\cdots, WCK_{n1}) \sim WCK_{nn}$ はそれぞれ位相が1クロックずつ異なっている。

このようにして、出線対応にバッファメモリ144 を設け、このバッファメモリ144 を入線(出線)の伝送速度のN+1 倍の速度で動作させるとともに、N+1 倍の速度のうちのNフェーズで、N本の入線132 の情報を時分割で書き込み、残りの1フェーズで出線側へ読み出すように構成しているので、第7図のFIFOメモリに相当するメモリの数を1/Nに波少でき、これにより回路規模も小さくできる。

次に自己ルーチング通話路の第5実施例について説明する。 この第5実施例の意図するところは、前述の第2実施例と同 様、メモリ手段の数を減らすことにある。

第38図は自己ルーチング通話路の第5実施例の原理ブロック図である。

第5実施例にかかる自己ルーチング通話路は、複数の入線と複数の出線とを有し、入線から入力されたルーチングへッグを含む入力情報を、そのルーチングへッグに対応した出線に送出するものであって、各入線対応に設けられて入力された入力情報をそれぞれ一時蓄積する複数の蓄積回路151~153、その出力信号及び制御信号に応じて、複数の蓄積回路 151~

データを元の入線速度に戻して出線へ送出するために使用される.

上述の構成により、入線132 の入力情報からルーチングへッダ検出回路149 がルーチングへッダ R H を検出して、このルーチングへッダ R H を制御装置146 へ入力する。このとき、ルーチングへッダ検出回路149 からは伝送情報が速度変換装置145 個へ送られている。

そして、この速度変換装置145 は伝送情報を入線の伝送速度のN+1倍の速度に変換する。

また、制御装置146 はルーチングへッダRHを受け取り、入力情報の出力先を見て、出力先の出線に対応するバッファメモリ144 にスイッチするように、セレクタ147 をセレクタ制御信号SCK: (i は 1 ~ n) で制御し、更に速度変換装置145から伝送情報を読み出すクロックVCK:、N個のバッファメモリ144 をシェアーして書き込むためのクロックWCK::(i . j はそれぞれ 1 ~ n) 、およびバッファメモリ144 から読み出すためのクロックRCK:を制御する。

このとき制御装置146 からは次のようなタイミングでバッファメモリ144 への書込みおよび読出しを行う。すなわち、N+1倍の速度のうちのNフェーズでN本の入級132 の情報を時分割で書き込みを行い、残りの1フェーズで出線133 側へ読み出す。

そして、出線133 個へ読み出された出力情報はクロック RCK:に同期して作動しているラッチ150 でラッチされながら もとの入線の伝送速度に戻されて所要の出線133 に出力され

153 の出力端と複数の出線との間を空間的に接続する切換え回路154、複数の蓄積回路 151~153 に蓄積される入力情報例えばパケットのルーチングヘッダがそれぞれ並列にアドレス入力として導かれ、そのアドレスに対応したデータとして複数の蓄積回路 151~153 に送出される送出許可信号と切換え回路154 に送出される制御信号とを保持する記憶回路155 を具備する。

各入線に入力された入力情報は蓄積回路 151~153 に一時的に保持される。これら入力情報中のルーチングへッダ R H が並列的に取り出されてアドレス入力として記憶回路155 に与えられる。記憶回路155 はそのアドレス対応に送出許可信号とを保持しており、それらをそれぞれ蓄積留が151~153 と切り換え回路154 とに送出する。入力情報がい突を生じた場合は送出許可信号によって、衝突を起こしてる複数の奇ちの一つが選択されてその蓄積する。でデータブロックが送出され、一方、制御信号によって切換えられてその選択された入力情報を、その取り返り返り返りに対応した出線に送出する。かかる提作を順次に繰り返して衝突を起こした入力情報を時間的に分けて順次に同一出線に送出する。

第39図は第38図の第5実施例を実現する具体例を示す 回路図であり、この自己ルーチング通話路は入出力数が 4×4 のものを例示している。図中、 $132(1) \sim 132(4)$ は入線、 $162(1) \sim 162(4)$ はFIFOメモリにより構成される伝送情報バッファ、 $163(1) \sim 163(4)$ はFIFOメモリにより構成されるルーチ ングヘッダバッファ、 $164(1) \sim 164(4)$ はルーチングヘッダレジスタ、 165 はアービトレーションメモリ、 166 はマトリクススイッチ、 $133(1) \sim 133(4)$ は出線、 168 は送出許可線、169 は制御線である。

入線132(1)~132(4)には第4図に示されるようなフォーマットの入力情報が入力される。この入力情報はルーチングへッグと伝送情報 T・INFとからなり、ルーチングへッグは出線133(1)~133(4)の一つを送出先として指定するものであり、したがって2ビットの情報からなる。伝送情報パッファ162(1)~162(4)は第4図図示の入力情報を複数個順次に記憶できるものであり、ルーチングへッグパッファ163(1)~163(4)は第4図図示の入力情報のうちのルーチングへッグ R H のみを複数個順次に記憶できる。ルーチングへッグレジスタ164(1)~164(4)は、ルーチングへッグを一つずつ取り出して一時的に保持するものであり、ルーチングへッグレジスタ164(1)~164(4)の出力は並列的にアービトレーションメモリ165のアドレス入力に導かれる。各ルーチングへッグレジスタ164(1)~164(4)の出力はそれぞれ2ビットとなっている。

アービトレーションメモリ165 には各アドレス対応に1ワードのデータが記憶されており、この1ワードの内容は4ビットの情報送出許可信号と16ビットのクロスポイント制御信号とからなる。情報送出許可信号は伝送情報バッファ162(1)~162(4)がマトリクススイッチ166あって、バッファ162(1)~162(4)がマトリクススイッチ166

るいは一時的に送出待合わせするかが決定される。またクロスポイント制御信号によってマトリクススイッチ166 は、各入線132(1)~132(4)の入力情報がそのルーチングヘッダ対応の出線に送られるように、バッファ162(1)~162(4)と出線133(1)~133(4)との間の経路設定するように切り換えられる。

いま入線132(1)~132(4)の入力情報が何れも同じ出線を送出先とする衝突が生じた場合、アービトレーションメモリ165はバッファ162(1)~162(4)に送る送出許可信号のうちの一つのみを"1"として当該伝送情報バッファに送出許可を与えてその格納した伝送情報をマトリクススイッチ166を介して所望の出線に出力し、一方、他の伝送情報バッファには入力情報の送出を見合わさせる。かかる操作を順次に繰り返して衝突を起こしている入力情報を順次に同一の出線に送出するものである。

このようにして、各入線の入力情報のルーチングへッダの 組合わせをアドレスとしてアービトレーションメモリ165 からデータを読み出すことによって、衝突時のアービトレーション処理、すなわち互いに衝突している複数の入線から一つ の入線を選択して出線に結合させる処理、とマトリクススイッチ166 のパス設定とを同時に行うことができる。

第5 実施例は種々の変更態様が可能である。例えばアービトレーションメモリとしてはリードオンリーメモリ (ROM)を用いてその内容を固定してもよいし、あるいはRAMを用いた外部からの制御によって書き換え可能としてもよい。また実施例は入出力が 4 × 4 の自己ルーチング通話路について

に、その保持する伝送情報を送出してよいか否かを決定する情報である。送出許可の時は"1"、不許可の時は"0"が設定される。これら情報送出許可信号は送出許可線168を介してバッファ162(1)~162(4)のイネーブル端子に送られる。クロスポイント制御情報はマトリクススイッチ166の入出力間の接続を制御するものであり、制御線169を介してマトリクススイッチ166の制御端子に送出される。アービトレーションメモリ165には出線数(M)の入線数(N)乗のワード数(M")が格納されている。

以下、通話路の動作を説明する。

各入線132(1)~132(4)に入力された入力情報は伝送情報バッファ162(1)~162(4)にそれぞれ格納されるとともに、そのルーチングヘッダがルーチングヘッダバッファ163(1)~163(4)に格納される。このルーチングヘッダは順次にルーチングヘッダバッファ163(1)~163(4)から読み出されてルーチングヘッダレジスタ164(1)~164(4)に一時格納され、各ルーチングヘッダレジスタ164(1)~164(4)の出力はアドレス信号としてアービトレーションメモリ165に与えられる。これらのルーチングヘッダによってどの入線の入力情報がどの出線に出力されるかが一義に決まる。


アービトレーションメモリ165 からアドレス対応のワードが読み出され、伝送情報パッファ162(1)~162(4)に送出許可信号として、またマトリクススイッチ166 にクロスポイント制御信号としてそれぞれ送られる。送出許可信号によってパッファ162(1)~162(4) はその格納データを送出てよいか、あ


のものであるが、勿論これに限らず、P×Q(P,Qは2以上の整数)の自己ルーチング通話路にも適用できる。


かくして、入線数がNの場合、入力情報を一時的に保持するためのバッファの数はN個でよく、第7図のもとでのN²個の場合に比べてその数を大幅に波ずることができ、装置の小型化、低廉化が可能となる。またアービトレーションメモリの内容を変更するだけで、衝突時のアービトレーション処理の内容を容易に変更することができる。


産業上の利用分野


本発明は、音声、ファクシミリデータ、コンピュータデータ等の交換網、特に高速パケット交換網や非同期転送モード 交換網のデータ交換に利用できる。



















Fig. 17








Fig. 24

T・INF C・INF

レイヤ ③

レイヤ ②


レイヤ ②

レイヤ ②


レイヤ ②


レイヤ ②


レイヤ ③



































参照符号・事項の一覧表

10…ルート設定手段

11…付加回路

12…呼処理部

16…テーブル

20.30…自己ルーチング通話路

SRM…自己ルーチングスイッチモジュール

RH…ルーチングヘッダ

T·INF…伝送情報

C·INF···制御情報

O S M … オプションサービスモジュール

国 際 調 査 報 告

		CT/JP 88/0011
	SIFICATION OF SUBJECT WATTER (4 sever transfication exmosts apply, insitate and 4	
	ng to informational Patenti Classification (IPIC) or to both Hamonal Classification and IPC	
IPC4:	H 04 L 11/20	
H. FIEL	DE BEARCHEO	
	Minimum Documentation Searched ?	
Clarafica	con System : Classification Symbols	
rpc ⁴	H 04 L; G 06 F	
1PC	n 04 L/ 4 00 t	
	Decumenson Section other than Minimum Decumentation	
	to the Estant that such Documents are included in the Fields Searched	
	UMENTS CONSIDERED TO BE RELEVANT.	Referent to Claim No. "
Category *	Clasion of Dacument, 11 with indication, where appropriate, of the resevent passages 16	Referent to Claim Hs. "
x	The 6th Annual Symposium on Computer	1
	Architecture, 23-25 April 1979,	į -
	IEEE, (New York, US),	1
	TY. Feng et al.: "A microprocessor	1
	controlled asynchronous circuit	
	switching network", pages 202-215 see paragraphs II., IV.B.1, IV.D.;	i
	figures 2-5,10,12	I
7	1	2-5.8.9
_		
A		16-20
¥	IEEE Journal on Selected Areas in	2-4
•	Communications, volume SAC-4, no. 8,	2-7
	November 1986, IEEE, (New York, US),	
	J.S. Turner: "Design of an integrated	1
	services Packet network", pages 1373-1380)
	see pages 1377-1379	ì
A		1,5-9,16-
		20
		1
	./.	
	1	<u> </u>
	of categories of star decumuna; 16 "T" later decument published after furnish defining the general state of the art which is not cried to entertain the princip	the international fling date left with the application but
- 5		
T 2	frier document but published on or other the international or an expensive pulses of particular relevant of particular relevant or an expensive pulses on priority claim(s) or depends on the consideration of the consider	nco: the claimed inspired r cannot be considered to
J. 5	cumons unich may throw qualitie on priority claim(s) or involve on involve on involve oth involves olds unich in creating the control of the publication state of another age of the control of section of the control o	era the element brownhold
~C* 40	current referring to an area management, use, established of document of companies with on	on thronous stay man the
et/		
las	cumont sublished error to the international filing data set or the shortly data claimed. "A" deciminat member of the same	patent family
	TIFICATION	
Core of R	Actual Completion of the International Source Date of Malling of this International S	opyth Ropert
	May 1988	4 SEP 1988
9th 1		
	rai Sourcing Authority Signature of Authorizing Officer	
		VAN-DER PUTTEN

PCT/JP 88/00113 -2-

atagory * .	MENTS CONSIDERED TO BE RELEVANT (CONTINUED FROM THE SECOND SHEE Creses of Descript, with rediction, where suprepriets, of the region besinges	. Remain to Claim No
Y	International Journal of Electronics, volume 56, no. 6, June 1984, (Basingstoke, Hampshire, GB), S.K. Paranipe et al.: "A new concept for supermodular alignment network", pages 815-822 see paragraphs 3 - 4.1	5,8,9
	see paragraphs 5 - 4.1	1-4
A		1-4
λ	IEEE Transactions on Computer, volume C-24, no. 2, February 1985, IEEE, (New York, US), M. Kumar et al.: "Switching strategies in shuffle-exchange Packet-switched retworks", pages 180-186 see paragraph IV; figure 5	1-7
Α	Journal of the Institution of Electronic and Radio Engineers, volume 56, no. 6/7, June/July 1986, IERE, (London, GB), M. Nagasawa et al.: "Packet switching network access protocols for multi- media packet communications", pages 243-247 see paragraph 4	10-20
	EP. A, 0113639 (SERVEL et al.) 18 July 1984 see abstract; figure 1	1-3,21,22
A	Proceedings of the 1981 International Conference on Parallel Processing, 25-28 August 1981, IEEE, (New York, US) R.J. McMillen et al.: "Performance and implementation of 4x4 switching nodes in an interconnection network for PASM", pages 229-213 see figure 3	1-3,23,24
λ.	BE, A, 904100 (ITT) 24 July 1986 see page 6, line 18 - page 9, line 1; figures	1-3,25-27
	EP, A, 0206403 (RACAL) 30 December 1986 see abstract; figure 4	1-3,28,29
İ		
1		

	International Association No. 20	T/JP 88/00113
FURTHER INFORMATION CONTINUED FROM THE BE	COMD SMEST	
		;
		1
į		İ
]		1
i		1
		1
		1
		1
•		
VI DESERVATIONS WHERE CERTAIN CLAIMS WER	FOUND UNSEARCHABLE *	
The intermediate armen report has not been extensioned in rest		
1. Claim numbers Because they relate to authort me	tar not required to be searched by this Avi	herny, semely:
Clean numbers	mismstonel soutcation that so not comply	with the prescribed resource
ments to such an extent that no meaningful international is	the state of the same.	
	ral are not drafted in accordance with the se	and and that settlement of
Elim numbers technic they are dependent claims of PCT Rule 6.446.		
VLZ OBSERVATIONS WHERE UNITY OF INVENTION	IS LACRING "	
Tide International Secretary Authority found multiple Inventions	in this international application as follows:	
Please refer to Form PCT/ISA		88
Claims 1-9:16-20 Cla	ims 23.24	
	ims 25-27	
Claims 21,22 Cla	ims 28,29	
t 🚜 As all required additional assets food were timely said by th	applicant, this international averate record o	prints of marchadic dame
of the international speliceron. L. As only some of the required odditional sparts ford man t	make and by the coefficient file international	the ment ment from
Proce states of the international application for which fees	ero part, specifically claums:	
3. He required additional search fees were timely said by the	eastern. Consequently, this International or	and because of Joseph Rena
the interest grat mentioned in the circus? If is co-ough by		
4 - 4 - 4 - 4 - 4 - 4 - 4 - 4 - 4 - 4 -	alune on additional fee, the instrument	Countries Authority de not
4. As all searchable stamps could be searched without effort to large asymptot at any additional los.	glying an additional fee, the international i	Sourceing Authority did not
Remark on Protost		Searching Authority did not
	presat	Sourching Authority did not

国際調査報告

JP 8800113 SA 20574

This somes lints the putent family members existing to the patent focuments sized in the above-mentioned international members are accessioned in the European Patent Office DP file on 06/07/88.
The European Patent Office is no only limble for those particulars which are merely given for the purpose of infor

Patrot document cited in search report	Publicación date	Patent family member(6)		11-07-84 06-07-84 04-08-84 29-07-86 21-07-87
EP-A- 0113639		EP-A,B 0113307 FR-A,B 2538976 JP-A- 59135994 U5-A- 4603416 CA-A- 1224556		
BE-A- 904100	24-07-86		0231967 8704579	12-08-87 30-07-87
EP-A- 0206403	30-12-86	US-A- JP-A- 6	4641302 2011344	03-02-87 20-01-87

第1頁の続き

愛昭62(1987)3月18日翌日本(JP)到特願 昭62-63554 侵先権主張

⑩昭62(1987)3月18日⑬日本(JP)⑪特願 昭62-63555

銀昭62(1987)5月19日銀日本(JP)銀特願 昭62-120296

⑩昭62(1987)5月20日勁日本(JP)勁特願 昭62-121054

愛昭62(1987)7月15日勁日本(JP)勁特願 昭62-176466

⑩昭62(1987) 7月16日勁日本(JP)勁特願 昭62-175950

愛昭62(1987)9月16日9日本(JP)⑨特願 昭62-231816

墾昭62(1987)9月16日墾日本(JP)勁特願 昭62-231817

神奈川県川崎市高津区溝ノ口452 七浦荘 修 ⑫発 明 者 磯

神奈川県川崎市中原区上新城1-4-39 第一新城寮 ⑫発 明 橋 哲 夫 者 岩 渕 英 介 神奈川県横浜市金沢区六浦2-4-14 ②発 明 者

神奈川県横浜市緑区長津田4-9-6 ホドガヤマンション408号 早 見 七 郎 砂発 明 者